AI Radar
AMD объединила CPU, GPU, NPU, FPGA и робототехнический софт в Kria AI — платформу для прототипирования и вывода в производство автономных систем. Образцы Ryzen AI Embedded X100 уже доступны клиентам, а серийные поставки модулей и платформы намечены на четвёртый квартал 2026 года.
Физический ИИ предъявляет к вычислительной платформе другие требования, чем облачный чат-бот. Роботу приходится одновременно воспринимать обстановку, планировать действия, реагировать на непредсказуемые изменения и управлять приводами с предсказуемой задержкой. В архитектуре AMD эти задачи распределяются между несколькими типами вычислителей: CPU берут на себя навигацию, планирование, управление и множество программных потоков; GPU рассчитан на генеративные, vision-language и vision-language-action-модели; NPU непрерывно обрабатывает камеры и аудио; FPGA подключает разнородные сенсоры, агрегирует данные и обеспечивает детерминированный ввод-вывод. Kria AI должна собрать этот гетерогенный набор в одну базу для роботов, промышленной автоматики, медицинских систем и других встраиваемых устройств.
Центральный компонент линейки — Ryzen AI Embedded X100. В старшей конфигурации SoC объединяет до 16 ядер Zen 5, интегрированную графику RDNA 3.5 и NPU XDNA 2 с производительностью около 50 TOPS. CPU, iGPU и NPU работают с общей памятью: заявлена поддержка до 128 ГБ и пропускная способность около 273 ГБ/с. Для компактной робототехники это важнее простой суммы пиковых показателей: единое адресное пространство должно сократить явные копирования между вычислительными блоками, а значит — задержки, энергопотребление и вариативность времени отклика в рабочем конвейере.
На X100 построен Kria AI System-on-Module в форм-факторе COM-HPC и готовая Kria AI Robot Developer Platform. В неё входят модуль, робототехническая несущая плата, оценочные комплекты, программный стек и проверенные референсные дизайны. AMD приводит ориентиры для отдельных операций: полный цикл управления на CPU — менее 125 микросекунд, визуальная детекция на NPU — менее 0,4 мс, инференс VLA-модели π0.5 на iGPU — менее 100 мс. Эти цифры не измеряют задержку всей системы от камеры до привода и зависят от конкретной конфигурации, но показывают, на какие временные бюджеты рассчитано разделение задач.
Разработческая плата рассчитана не только на демонстрации. Установленный Spartan UltraScale+ FPGA предназначен для агрегации и слияния сенсорных данных; на задней панели доступны Ethernet, USB и видеовыходы, а фронтальная часть отведена под time-sensitive networking, камеры и другие датчики. AMD намерена открыть схемы платы, спецификацию BOM и RTL-проект FPGA. Это позволит сначала проверить модель и контур управления на стандартной платформе, а затем перенести их на собственную плату внутри робота, не отказываясь от основной вычислительной архитектуры.
Программная часть опирается на ROCm и ROS 2 и включает Linux, Xen Hypervisor, PyTorch, ONNX, TensorFlow, Nav2 и MoveIt. AMD предлагает обучать модели на GPU Instinct, а затем развёртывать их на X100, сохраняя связку инструментов между дата-центром и устройством. Компания также заявляет, что в отдельных условиях миграции с CUDA на ROCm можно сохранить до 75% существующей кодовой базы; это результат конкретных тестов, а не обещание для любого проекта. Для интеграции запускается партнёрская сеть из ODM, поставщиков сенсоров, симуляторов, middleware, средств тестирования и системных интеграторов.
Kria AI сокращает путь от модели и лабораторного прототипа до встраиваемой системы с датчиками и жёсткими требованиями к задержкам. Открытые материалы по плате и FPGA могут снизить стоимость кастомизации для команд, которым стандартной dev-платы недостаточно. Однако практическая производительность будет определяться всей системой: моделью, сенсорами, тепловым режимом, сетью и контуром управления, а не характеристиками SoC по отдельности.
DSML editors review the selection. AI helps deduplicate signals and draft the text; the published edition remains an editorial product, not a feed of individual channels.
